TMS320VC5509AZAY Digitalni signalni procesorji in krmilniki – DSP, DSC Digitalni signalni procesor s fiksno točko 179-NFBGA -40 do 85
♠ Opis izdelka
Atribut izdelka | Vrednost atributa |
Proizvajalec: | Texas Instruments |
Kategorija izdelka: | Digitalni signalni procesorji in krmilniki - DSP, DSC |
RoHS: | Podrobnosti |
Izdelek: | DSP-ji |
Serija: | TMS320VC5509A |
Slog montaže: | SMD/SMT |
Paket/etui: | NFBGA-179 |
Jedro: | C55x |
Število jeder: | 1 jedro |
Največja taktna frekvenca: | 200 MHz |
Pomnilnik z navodili L1 predpomnilnika: | - |
Pomnilnik podatkov predpomnilnika L1: | - |
Velikost programskega pomnilnika: | 64 kB |
Velikost podatkovnega RAM-a: | 256 kB |
Delovna napajalna napetost: | 1,6 V |
Najnižja delovna temperatura: | - 40 °C |
Najvišja delovna temperatura: | +85 °C |
Embalaža: | Pladenj |
Znamka: | Texas Instruments |
Vrsta navodila: | Fiksna točka |
Vrsta vmesnika: | I2C |
Občutljivost na vlago: | Da |
Vrsta izdelka: | DSP - digitalni signalni procesorji in krmilniki |
Količina v tovarniškem pakiranju: | 160 |
Podkategorija: | Vgrajeni procesorji in krmilniki |
Napajalna napetost - maks.: | 1,65 V |
Napajalna napetost - min.: | 1,55 V |
Nadzorni časovniki: | Časovnik nadzora |
♠ Procesor digitalnih signalov s fiksno točko TMS320VC5509A
Procesor digitalnih signalov (DSP) s fiksno vejico TMS320VC5509A temelji na jedru procesorja CPU generacije DSP TMS320C55x. Arhitektura DSP C55x™ dosega visoko zmogljivost in nizko porabo energije z večjo vzporednostjo in popolno osredotočenostjo na zmanjšanje porabe energije. CPU podpira notranjo strukturo vodil, ki je sestavljena iz enega programskega vodila, treh vodil za branje podatkov, dveh vodil za pisanje podatkov in dodatnih vodil, namenjenih perifernim napravam in dejavnosti DMA. Ta vodila omogočajo izvedbo do treh branj podatkov in dveh zapisov podatkov v enem ciklu. Vzporedno lahko krmilnik DMA izvede do dva prenosa podatkov na cikel, neodvisno od dejavnosti CPU.
Procesor C55x ima dve enoti za množenje in seštevanje (MAC), od katerih vsaka zmore 17-bitno x 17-bitno množenje v enem samem ciklu. Osrednjo 40-bitno aritmetično/logično enoto (ALU) podpira dodatna 16-bitna ALU. Uporaba ALU-jev je pod nadzorom nabora ukazov, kar omogoča optimizacijo vzporedne aktivnosti in porabe energije. Ti viri se upravljajo v naslovni enoti (AU) in podatkovni enoti (DU) procesorja C55x.
Generacija DSP C55x podpira nabor ukazov s spremenljivo širino bajtov za izboljšano gostoto kode. Enota ukazov (IU) izvaja 32-bitne programe iz notranjega ali zunanjega pomnilnika in postavlja ukaze v čakalno vrsto za programsko enoto (PU). Programska enota dekodira ukaze, usmerja naloge v vire AU in DU ter upravlja popolnoma zaščiten cevovod. Zmožnost napovednega razvejanja preprečuje izpraznitve cevovoda pri izvajanju pogojnih ukazov.
Splošne vhodne in izhodne funkcije ter 10-bitni A/D zagotavljajo dovolj pinov za stanje, prekinitve in bitne V/I za LCD-je, tipkovnice in medijske vmesnike. Vzporedni vmesnik deluje v dveh načinih, bodisi kot podrejeni mikrokrmilniku z uporabo vrat HPI bodisi kot vzporedni medijski vmesnik z uporabo asinhronega EMIF. Serijski mediji so podprti z dvema perifernima napravama MultiMedia Card/Secure Digital (MMC/SD) in tremi McBSP-ji.
Komplet perifernih naprav 5509A vključuje zunanji pomnilniški vmesnik (EMIF), ki omogoča nelepljiv dostop do asinhronih pomnilnikov, kot sta EPROM in SRAM, ter do visokohitrostnih pomnilnikov z visoko gostoto, kot je sinhroni DRAM. Dodatne periferne naprave vključujejo univerzalno serijsko vodilo (USB), uro realnega časa, časovnik nadzora (watchdog timer) ter vmesnik I2C za več glavnih in podrejenih naprav. Trije polnodupleksni večkanalni medpomnjeni serijski vhodi (McBSP) zagotavljajo nelepljiv vmesnik za različne industrijske standardne serijske naprave in večkanalno komunikacijo z do 128 ločeno omogočenimi kanali. Izboljšan vmesnik gostiteljskih vrat (HPI) je 16-bitni vzporedni vmesnik, ki se uporablja za zagotavljanje dostopa gostiteljskega procesorja do 32 K bajtov notranjega pomnilnika na 5509A. HPI je mogoče konfigurirati v multipleksiranem ali nemultipleksiranem načinu, da se zagotovi nelepljiv vmesnik za širok spekter gostiteljskih procesorjev. Krmilnik DMA zagotavlja premikanje podatkov za šest neodvisnih kontekstov kanalov brez posredovanja CPE-ja, kar zagotavlja prepustnost DMA do dveh 16-bitnih besed na cikel. Vključena sta tudi dva časovnika za splošno uporabo, do osem namenskih GPIO (vhodno/izhodnih) pinov in generator digitalne fazno zaklenjene zanke (DPLL).
5509A podpirajo nagrajeni eXpressDSP™, integrirano razvojno okolje (IDE) Code Composer Studio™, DSP/BIOS™, standard za algoritme podjetja Texas Instruments in največje omrežje tretjih oseb v industriji. IDE Code Composer Studio vsebuje orodja za generiranje kode, vključno s prevajalnikom C in vizualnim povezovalnikom, simulatorjem, RTDX™, gonilniki emulacijskih naprav XDS510™ in moduli za ocenjevanje. 5509A podpira tudi knjižnica C55x DSP, ki vsebuje več kot 50 osnovnih programskih jeder (filtri FIR, filtri IIR, FFT in različne matematične funkcije) ter knjižnice za podporo čipov in plošč.
Jedro DSP-ja TMS320C55x je bilo ustvarjeno z odprto arhitekturo, ki omogoča dodajanje strojne opreme, specifične za aplikacije, za izboljšanje zmogljivosti pri določenih algoritmih. Razširitve strojne opreme na 5509A dosegajo popolno ravnovesje med zmogljivostjo fiksnih funkcij in programirljivo prilagodljivostjo, hkrati pa dosegajo nizko porabo energije in stroške, ki jih je bilo tradicionalno težko najti na trgu video procesorjev. Razširitve omogočajo 5509A, da zagotavlja izjemno zmogljivost video kodeka, pri čemer je več kot polovica njegove pasovne širine na voljo za izvajanje dodatnih funkcij, kot so pretvorba barvnega prostora, operacije uporabniškega vmesnika, varnost, TCP/IP, prepoznavanje glasu in pretvorba besedila v govor. Posledično lahko en sam DSP 5509A poganja večino prenosnih digitalnih video aplikacij z veliko procesorskega prostora. Za več informacij glejte programersko referenco strojne opreme TMS320C55x za slikovne/video aplikacije (številka literature SPRU098). Za več informacij o uporabi knjižnice za obdelavo slik DSP glejte priročnik programerja za knjižnico za obdelavo slik/videa TMS320C55x (številka literature SPRU037).
• Visokozmogljiv digitalni signalni procesor s fiksno točko TMS320C55x™ z nizko porabo energije
− Čas cikla ukaza 9,26, 6,95, 5 ns
− Taktna frekvenca 108, 144, 200 MHz
− Ena/dve instrukciji, izvedeni na cikel
− Dvojni množilniki [do 400 milijonov množenj-seštevanj na sekundo (MMACS)]
− Dve aritmetično-logični enoti (ALU)
− Tri notranja vodila za branje podatkov/operandov in dve notranja vodila za pisanje podatkov/operandov
• 128K x 16-bitni RAM na čipu, sestavljen iz:
− 64 K bajtov RAM-a z dvojnim dostopom (DARAM) 8 blokov po 4 K × 16 bitov
− 192 K bajtov RAM-a z enim dostopom (SARAM) 24 blokov po 4 K × 16 bitov
• 64 K bajtov ROM-a na čipu z enim čakalnim stanjem (32 K × 16-bitni)
• 8M × 16-bitni največji naslovljivi zunanji pomnilniški prostor (sinhronski DRAM)
• 16-bitni zunanji vzporedni vodilni pomnilnik, ki podpira:
− Vmesnik za zunanji pomnilnik (EMIF) z zmogljivostmi GPIO in vmesnikom brez lepljenja za:
− Asinhroni statični RAM (SRAM)
− Asinhroni EPROM
− Sinhroni DRAM (SDRAM)
− 16-bitni vzporedni izboljšani vmesnik gostiteljskih vrat (EHPI) z zmogljivostmi GPIO
• Programabilno krmiljenje šestih funkcionalnih domen naprave z nizko porabo energije
• Logika emulacije na osnovi skeniranja na čipu
• Periferne naprave na čipu
− Dva 20-bitna časovnika
− Nadzorni časovnik
− Šestkanalni krmilnik za neposredni dostop do pomnilnika (DMA)
− Tri serijska vrata, ki podpirajo kombinacijo:
− Do 3 večkanalna medpomnjena serijska vrata (McBSP)
− Do 2 vmesnika za večpredstavnostne/varne digitalne kartice
− Programabilni generator fazno zaklenjene zanke
− Sedem (LQFP) ali osem (BGA) splošnih vhodno/izhodnih (GPIO) pinov in splošni izhodni pin (XF)
− Podrejena vrata USB s polno hitrostjo (12 Mbps) podpirajo množične, prekinitvene in izohrone prenose
− Vmesnik I2C (Multi-Master and Slave) z več glavnimi in podrejenimi enotami
−Ura realnega časa (RTC) s kristalnim vhodom, ločeno uro, ločeno napajanje
− 4-kanalni (BGA) ali 2-kanalni (LQFP) 10-bitni zaporedni aproksimacijski A/D
• Logika mejnega skeniranja po standardu IEEE 1149.1† (JTAG)
• Paketi:
− 144-terminalni nizkoprofilni štirikotni ploščati paket (LQFP) (pripona PGE)
− 179-Terminal MicroStar BGA™ (mreža kroglic) (pripona GHH)
− 179-terminalni brezsvinčeni MicroStar BGA™ (kroglična mreža) (pripona ZHH)
• 1,2-V jedro (108 MHz), 2,7-V – 3,6-VI/Os
• 1,35-V jedro (144 MHz), 2,7-V – 3,6-VI/Os
• 1,6-V jedro (200 MHz), 2,7-V – 3,6-VI/Os
• Hibridni, električni in pogonski sistem (EV/HEV)
– Sistem za upravljanje baterij (BMS)
– Vgrajeni polnilnik
– Vlečni razsmernik
– DC/DC pretvornik
– Zaganjalnik/generator